作者 / 阿寶

編輯 / 阿寶

德國人卡爾·本茨(1844-1929年)于1885年10月成功研制世界上第一輛汽車,采用一臺兩沖程單缸0.9馬力的汽油機。此車具備了現代汽車的一些特點,如火花點火、水冷循環(huán)、鋼管車架鋼板彈簧懸架、后輪驅動、前輪轉向和制動把等機械部件。在后續(xù)的很長時期內,汽車的發(fā)展和革新主要集中在發(fā)動機、底盤車身等機械和電氣領域。

1、從博世發(fā)展看汽車架構變化起源

汽車的起源來自于機械工業(yè)的發(fā)展，早期的車型是一個純機械產物。汽車脫胎于馬車，真正開始大規(guī)模的普及起源于1908年福特采用流水線生產T型車，將汽車從作坊產品帶代入流水線工業(yè)化時代。

20世紀初的整車，電器部件主要是電磁點火系統。當時的整車按照部件可以分成四個部分：1、引擎+啟動部分；2、傳動系統；3、懸掛系統與車輪；4、車身。整車里面最主要的電氣元件是電磁點火系統，采用干電池系統點火，火花由通過一個安裝在引擎前方凸輪軸端部的低電壓“計時器”分配到火星塞產生，這種“計時器”就是現代的電器化的前身。

國際Tier1 博世的起步就是伴隨整車最原始電氣化產品的普及。博世成立于1890年，成立之初做的是精密機械器件和電氣工程工作，如安裝電話系統和電鈴。1897年根據客戶要求，生產出了汽車磁力發(fā)電機點火裝置，并成為唯一的點火設備供應商，以此為起點，正式切入汽車領域。

隨著對于汽車功能要求的提升，機械部件逐步被功能更為完善的電氣部件取代。在這個過程中，由于電氣化是漸進式替代原有機械部件，因此引入的電氣化產品都相互獨立。隨著汽車開始普及，出于高速安全角度，汽車上原本使用的乙炔燈逐步開始被電子照明系統所取代。

1954年，斯圖加特車隊中博世研究用車搭載不同的大燈和喇叭

博世于1914 年左右推出了電子照明系統，由車頭燈、發(fā)電機、電壓調整器和電池組成的電子照明系統，這也是整車開始開始步入電氣化時代最為明顯的特征。隨后在1915-1940年期間，博世陸續(xù)推出了啟動電機、車載喇叭、柴油噴射系統、車載收音機等量產產品，持續(xù)完善車載電器功能。

1913年，梅賽德斯10/25HP 搭載的博世照明系統，配備發(fā)電機、大燈和電壓調整器

1927年，博世研發(fā)柴油噴射系統

1932年博世首款量產車載收音機

自1960年代中期開始，博世開始專注于開發(fā)汽車電子產品，并在內部稱為“電子零件時代的來臨”。在1970年，電子產品正式成為博世關鍵產品，從最初的未知領域，搖身一變締造整個公司延續(xù)至今的成功。最經典的例子就是1978 年推出的ABS 防鎖死剎車系統，憑借在數個電子元件領域的專業(yè)知識，讓該系統成為汽車技術工程領域的標準化技術。 

1967年，博世在測試電動車動力電子元件。

從二十世紀90年代開始，博世進一步推動整車架構中電子產品的比例，并開始推出輔助駕駛產品。1990年，博世開發(fā)了加速度等矢量傳感器，1995年，推出了ESP，奠定了博世在底盤控制領域的地位，2000年推出了ACC、夜視系統等輔助駕駛功能。

從博世的發(fā)展歷程可以看到，過去的汽車電子占比提升很大程度由Tier 1來主導，并且是對機械件的替代補充。過去十年，單車的ECU數量接近翻倍增長，高端車型ECU數量由40個增長到55個左右，低端車型中ECU數量由12個增長到21個左右，高端車型超100個。

2、博世提出新的E/E架構

CAN通訊是一個偉大創(chuàng)新

現在大家一提到CAN通訊，都搖頭，誰還學這個，隨口就是車載以太網，傳輸速度快，雙向通訊，感覺CAN就是上世紀通訊的老古董，就是落后的代名詞，如果說汽車的十大偉大發(fā)明排序的話，除了發(fā)動機，CAN應該能排第二，如果沒有CAN通訊，現在的汽車的排放量非常非常大，因為整車的重量太重了。

我們先來看看最原始的發(fā)動機和變速箱的交互。

 

還是以我們的發(fā)動機控制單元和變速箱控制單元為例子，這個如果兩個控制單元要通訊，發(fā)動機把轉速、轉矩、油門、三個信號給到變速箱，變速箱把提速請求、檔位反饋給發(fā)動機；

每條信息都需要各自的線路，因此隨著信息量的不斷加大，所需的線路以及控制單元上的插頭數目也隨之增加。因此這種數據傳輸模式僅適用于信息量數目有限的情況下。

 

與第一種方法不同，CAN數據總線中，所有信息沿兩條線路傳輸。這兩條雙向傳遞的線路中所傳遞的數據是相同的。在這種傳輸方式中，線路數與控制單元以及所傳遞的信息量的數量是無關的。因此當控制單元間需要交換大量信息時，CAN-Bus的優(yōu)越性就體現出來了。

吃瓜群眾：這兩個ECU之間也就5根線不多啊，不就比CAN BUS多了3根線么？

機哥：不著急，我給你看看4個ECU之間的通訊是怎么樣的。

進入20世紀80年代,汽車逐漸電子化、智能化,新興的電子技術取代汽車原來單純的機電液操縱控制系統以適應對汽車安全,排放、節(jié)能日益嚴格的要求。例如,最初由電子控制的燃油噴射、點火、排放、防抱死制動區(qū)動力防滑、燈光、故障診斷及報警系統等。

到20世紀90年代以后,陸紗出現了智能化的發(fā)動機控制、自動變速、動力轉向、電子穩(wěn)定程序、主動懸架、座椅位置、空調、刮水器、安全帶、安全氣囊、防碰撞、防盜、巡航行駛、全球衛(wèi)星定位等智能化自動控制系統,以及車載音頻、視頻數字多媒體娛樂系統,無線網絡和智能交通等車輛輔助信息系統。

我們來看看汽車底盤中最常見的幾個控制器，空調、柴油發(fā)動機電子控制、變速器控制、汽車動力學（ABS/ESP），這簡單的四角戀關系，需要通信的數據就非常多。

1、首先空調和柴油發(fā)動機這塊相對簡單一些，空調請求發(fā)動的命名，然后柴油機發(fā)動機會許可給到空調控制器，同時把冷卻液溫度傳遞給空調這邊。

2、柴油發(fā)動機和變速箱的控制就有許多通訊的內容，比如變速箱需要把負載情況檔位傳遞給發(fā)動機，發(fā)動機需要把駕駛人的控制邏輯傳遞給變速箱。

3、汽車ABS這塊要動作，需要把行駛速度給到發(fā)動機，發(fā)動機需要把轉速界限值給到ABS這塊，同時ABS這塊也要同變速箱糾纏不清，需要變速箱把檔位信息給到ABS，ABS把速度信息給到變速箱，最終綜合各方面的因素限定調節(jié)，在決策是否輸出ABS動作。

雖然這些信息傳遞的內容并不多，如果沒兩個器件要把傳遞的信息都通過線來進行連接，光這幾個器件的線束就得20多條，在車里面有100多個ECU，這樣如果每個ECU直接都用線纜來連接，估計整車的線束重量比車的支架重量還大。

此處用CAN BUS總線來進行通訊，就會發(fā)現少了很多接頭，而且線束也會少很多，通訊起來非常方便。具體好處如下：

總線功能有較高的可靠性和功能安全性，能大大減少因插頭連接和導線所引起的故障。因敷設導線減少而降低裝配成本，并減輕線束重量。因采用較小的控制單元和插頭而使空間節(jié)約下來，并使安裝和修改更加容易?？刂破髦g的數據傳輸較快。系統診斷能力更強。

越來越多的電子電氣系統出現后，相互間的通信冗雜、線束的難度快速提升，新的架構呼之欲出。比如，如何完成這些系統內 ECU 之間的通信成為挑戰(zhàn)。為解決這個問題，博世在 1986 年開發(fā)出了 CAN 總線，用來對 ECU 的數據進行傳輸，1991年世界上首款基于 CAN 總線系統的量產車型奔馳 500E 正式亮相。

什么是汽車電子電氣架構？

汽車電子電氣架構，是指集合汽車的電子電氣系統原理設計、中央電氣盒的設計、連接器的設計、電子電氣分配系統等一體的整車電子電氣解決方案的概念，基本流程如下圖所示

在2007年，德爾福首次提出 E/E 架構的概念，對發(fā)動機系統、車窗控制、車載娛樂系統等一切需要電力控制的軟硬件進行系統設計和不斷優(yōu)化。通過EEA的設計，可以將動力總成、驅動信息、娛樂信息等車身信息轉化為實際的電源分配的物理布局、信號網絡、數據網絡、診斷、容錯、能量管理等的電子電氣解決方案

對于架構的討論，可能最多的就是網絡拓撲圖，覺得網絡拓撲圖就是架構。其實網絡拓撲圖僅是一個表象，就像一棟樓蓋地好不好，不能只從外表去看，其實里面看不到的東西才是決定好與壞、先進與否的關鍵。還有一個是所謂的電氣架構，指的是車上電器分布。

一個電氣架構需要考慮的不僅是控制器，還要考慮線速、電源分配，包括這些控制器在車上分布位置，還有如保險絲盒是什么樣子的，這些都是電氣架構需要整體考慮的。至于控制器里面的細節(jié)，如使用什么樣的處理器，反倒不是電氣架構優(yōu)先考慮的。電氣架構更像一張設計圖紙，是頂層設計的工作。

而真正影響電氣架構本質的東西，也就是冰山以下的東西，首先是功能架構。也就是這個電氣架構要承載多少功能，比如所謂的L3/L4，不僅僅是等級的區(qū)別，更是它的功能和安全角度上不一樣。還如一個普通的機械式的汽車儀表和一個12.3寸的全液晶的儀表，它們也不僅是表面上的不一樣，更是本質上的功能不一樣，12.3寸可以顯示各種各樣的信息，這是普通儀表不具備的。把這些功能搞清楚了，你想要做什么樣子的功能，然后這些功能在整個架構下如何分配，他們之間如何關聯，這些才是架構設計要優(yōu)先考慮和解決的問題。隨著功能的不斷增加，電氣架構也需要與之匹配地不斷演進。

新的E/E架構

出現背景

為了統籌考慮汽車的電子電氣系統原理設計、中央電器盒的設計、連接器的設計、電子電氣分配系統等設計，德爾福公司首先提出了整車電子電氣架構（EEA）的概念。傳統的電子電氣架構是一種分布式方案，根據汽車功能劃分成不同的模塊，如動力總成、信息娛樂、底盤和車身等。這種分布式方案最大的特點是功能劃分明確，可以通過預先的設計來嚴格明確界限，所有歷史工作的繼承性也很強。

由于劃分后的每個模塊相對獨立，如果需要做出改變，那么選出一部分東西進行更新即可。然而，這種模式的缺點也很明顯，那就是容易導致模塊太多且可控性不強。傳統汽車EE架構下， ECU難以統一， 無法進行OTA， 無法實施軟件定義新功能。

1) 傳統EE架構中， 當增加一個新功能， 只是簡單地添加一個ECU， 增加電線和線束布線， 加大系統復雜性， OEM集成驗證更困難。如果需要實現較為復雜的功能，需要許多個控制器同時開發(fā)完成才能進行驗證，如果其中任意一個控制器出現問題，可能導致整個功能全部失效。

2) 在傳統分布式EE架構之下， ECU由不同的供應商開發(fā)， 框架無法復用， 無法統一， 同時OTA外部開發(fā)者無法對ECU進行編程， 無法由軟件定義新的功能，無法進行硬件升級；

3) 基于傳統分布式架構， 主機廠只是架構的定義者， 核心功能是由各個ECU完成， 其軟件開發(fā)工作主要是由Tier 1完成， 主機廠只做集成的工作， 這也是為什么大部分主機廠基本沒有軟件開發(fā)能力的原因， 就靠DRE搞定供應商就能集成一輛車， 為什么還要花成本養(yǎng)一個軟件團隊。

正式提出

博世于2017年提出了新的電氣架構演化圖，整車的架構將從離散的分布式架構逐步集成為幾個域控制器。

博世將整車電子電氣架構發(fā)展分為6 個階段：模塊化階段、功能集成階段、中央域控制器階段、跨域融合階段、車載中央電腦和區(qū)域控制器階段、車載云計算階段，目前大多數整車廠商開始從模塊化向功能集成階段邁進，而特斯拉已經達到了第五個車載中央電腦和區(qū)域控制器階段。目前汽車的電氣架構絕大部分都是處于第一階段，模塊化的階段。

汽車電子電氣架構從分布式向域集中變化

當前，車企正在應用的第一類 E/E 架構，采用分布式設計，分為模塊化和集成化兩個階段：

a、模塊化階段，汽車的每個功能擁有獨立 ECU，現在大多數汽車處于該階段；

b、集成化階段，車輛的設計開始進行功能集成，進而帶來 ECU 的被集成。

今后，車企將采用第二類 E/E 架構，采用（跨）域集中式設計，分為集中化和域融合兩個階段，如大眾由搭載來自200個不同供應商的70個ECU“減少到三臺中央車載電腦”來減少整車軟件的復雜性：

a、集中化階段，指開始出現了域中心控制器；

b、域融合階段，對應地開始出現跨域中心控制器。特斯拉 Model 3 正是域融合階段的代表車型。

未來，E/E 架構將發(fā)展為第三類架構，即車輛集中 E/E 架構，分為車載電腦和車-云計算：

a、車載電腦階段，采用的是車載電腦和區(qū)域導向架構；

b、車-云計算階段，車輛功能在云端。

2021年汽車電子電氣架構從分布式向域集中變化

博世認為汽車電子電氣架構演變路徑為分布式、域集中、中央集中式。傳統汽車分布式架構缺點越來越明顯，高檔車使用100~200種不同ECU，汽車的 EEA中搭載了各種功能不同的 ECU 進行協同運作為駕駛員提供各種功能，打造中央集中式EEA架構的車載計算平臺，面臨“功能安全、實時性、帶寬瓶頸、算力黑洞”等多種挑戰(zhàn)，所以還得一步一個腳印的發(fā)展。

目前車廠逐步將一些ECU功能合并到一個ECU中，減少控制節(jié)點，控制器向“域”集成方向發(fā)展，目前車輛上主要有動力域、車身域、自動駕駛域、底盤域和信息娛樂域。

如果我們按照整車三大架構來進行分析：

根據安全性排序：車身底盤動力域>自動駕駛域>座艙域，

從產品形態(tài)變化、產業(yè)鏈格局演變情況來看：座艙域>自動駕駛域>車身底盤動力域。由于目前座艙域在硬件上與底層的控制和算法做了物理隔離，能夠看到主機廠在座艙方面的嘗試最為激進，最典型的代表就是車內大屏與液晶儀表盤的滲透率快速提升。

而車身動力域由于安全性要求最高，并且和底層控制深度耦合，因此無論是產品形態(tài)還是產業(yè)鏈的格局，相對變化都較小。而自動駕駛域因為對算力要求遠超從前，因此產業(yè)鏈逐步增加了新的供應商。

而這五個域里面，駕駛輔助/自動駕駛域、智能座艙域為汽車未來核心，因為這些域是直接關聯用戶體驗感受的，目前提升空間最大的，動力和車身這部分發(fā)展幾十年已經非常完善了，特別是電動車以后，這部分對于用戶的感受不是特別深，但是自動駕駛和智能座艙就不同，完全給用戶全新的體驗。

計算集中化后的優(yōu)勢：

1）硬件架構升級：

a.減少內部算力的冗余，避免ECU數量膨脹，減少設計算力總需求；

b.傳統分布式架構難以實現實時交互，集中式架構可以統一交互，并實現整車功能協同；

c.集中式架構后，線束縮短，整車質量減輕。

2）軟件架構升級：

a.分布式架構軟硬一體，整車企業(yè)并沒有權限去維護和更新ECU，因此無法通過后續(xù)OTA更新解決問題。變成集中式架構后，軟硬解耦，可以通過系統升級(OTA)持續(xù)地改進車輛功能，軟件一定程度上實現了傳統4S店的功能，可以持續(xù)地為提供車輛交付后的運營和服務；

 

b.整體形成感知層后，采集的數據信息可共用。軟硬解耦后，可實現多個應用共用一套硬件裝置，有效減少硬件數量。

3）通信架構升級：采用高速以太網取代CAN總線，為未來汽車添加更多車聯網、ADAS功能提供支撐。

一句話總結就是既降低了成本，又提升了效果。電子架構變遷的核心驅動力是降本，畢竟都是商人，無利不起早。

車載以太網

CAN 網絡無法滿足目前車載智能化的一個信息傳遞的需求，舉一個最簡單常見的例子，現在的車載普通導航地圖一般都需要1-2個月更新一下數據，因為地圖廠家會根據目前的數據進行更新，比如某個地段新修了一條道路等等，那么整個全國高清地圖包的數據基本上是8G，因為地圖不像其他數據可以差分包更新，也就是這個道路更新了這一條，我就把這條道路的信息傳遞過來，是整個地圖包是一體的數據，所以數據量不少。

比如要通過CAN網絡更新車載導航的地圖，CAN傳輸速度也就500KB/S,8個G的地圖數據需要更新5個小時，這個誰也受不了，當然這個栗子可能不太合適，比較中控導航有WIFI和藍牙等傳輸模式，其他的模塊就不一定有藍牙和wifi，只能通過CAN通訊，此時無論是傳輸信息還是下載更新都是滿足不了需求的，所以車身出現了車載以太網。

汽車總線技術解決各個控制器之間信息交互問題，目前汽車總線技術以CAN總線為主，LIN總線為輔，CAN總線具有多主仲裁的特點，但是它在每個時間窗口里只能一個節(jié)點贏得控制權發(fā)送信息，其他節(jié)點都這個時候都要變?yōu)榻邮展?jié)點，因此CAN總線只能實現半雙工通訊，最高傳輸速度1Mbps（40m）。為了獲得更大的傳輸速度，BOSCH，freescale等公司開發(fā)了Flexray總線用作線控系統的數據傳輸，寶馬、戴姆勒公司開發(fā)了MOST （多媒體傳輸系統）總線用作娛樂系統數據傳輸。

但隨著汽車“新四化”的發(fā)展，ECU數量，ECU的運算能力需求都呈現爆發(fā)式增長，尤其是ECU與ECU之間對全雙工通訊有了強烈需求，繼續(xù)使用CAN總線連接不僅將造成汽車電子系統成本大增，更無法滿足高性能處理器實時高速雙向數據交互的需求。

車載以太網使用單對非屏蔽電纜以及更小型緊湊的連接器，使用非屏蔽雙絞線時可支持15m的傳輸距離(對于屏蔽雙絞線可支持40m)，這種優(yōu)化處理使車載以太網可滿足車載EMC要求?？蓽p少高達80%的車內連接成本和高達30%的車內布線重量。100M車載以太網的PHY采用了1G以太網的技術，可通過使用回聲抵消在單線對上實現雙向通信，滿足智能化時代對高帶寬的需求。

下圖就是目前最新使用車載以太網的架構，是不是有疑問，為什么還有can網絡，不是所有的地方都是以太網呢？

比如車窗控制，這些非常簡單的控制單元，也沒有音視頻大量數據傳輸，就是簡單信號控制類的，當然車載以太網也可以實現，就有點大材小用了，用can或者lin網絡非常低成本，高性價比就可以解決的方案，就沒有必要為了高大上去上以太網，畢竟成本才是王道。

車載以太網短期內無法全部取代現有CAN網絡，其在汽車行業(yè)上的應用需要一個循序漸進的過程，大致可分為 3 個階段：局部網絡階段、子網絡階段多子網絡階段。：

1）局部網絡階段，可單獨在某個子系統上應用車載以太網技術，實現子系統功能，如基于 DoIP 協議的 OBD 診斷、使用IP 協議的攝像頭等；

2）子網絡階段，可將某幾個子系統進行整合，構建車載以太網子系統，實現各子系統的功能，如基于 AVB 協議的多媒體娛樂及顯示系統、ADAS 系統等；

3）多子網絡階段，將多個子網絡進行整合，車載以太網作為車載骨干網，集成動力、底盤、車身、娛樂等整車各個域的功能，形成整車級車載以太網絡架構，實現車載以太網在車載局域網絡上的全面應用。

3、特斯拉的電子電氣架構變化 

域控制器可以完成各自域內協調工作，便于軟件管理和車輛變形。域集中和中央計算平臺架構使原來分散的算力集中化，在降低架構復雜度同時提高了系統算力，軟硬件解耦讓汽車軟件實現即插即用，具備可持續(xù)迭代升級的能力。

在電子電氣架構方面，目前特斯拉發(fā)展最為領先，其新一代集中式 E/E 架構達到車載中央電腦和區(qū)域控制器階段，配合自研的操作系統，可實現整車 OTA。目前相對傳統車企E/E架構，特斯拉領先五年以上。其他主機廠如大眾、奧迪、通用、豐田等車企都在加快部署全新 E/E 架構，量產時間大概在 2021-2025 年。比如大眾 ID.3 將搭載名為 E³的 E/E 架構，并將出現跨域中心控制器，實現域融合架構；通用新一代 E/E 架構 Global B，將搭載在全新凱迪拉克 CT5 上；豐田則將采用 Central & Zone 的 E/E 架構。

我們就來看看特斯拉的電子電氣架構的變化。

MODEL S電氣電子電氣架構

我們先看下基本面

1、大量使用CAN/LIN用作主干網、支干網，速率包括125kbps、500kbps；Ethernet也有使用，但僅用于IC與Center Display之間以及診斷接口；

2、較為明顯的域劃分，包括動力域PowerTrain、底盤域Chassis、車身域Body以及一路低速容錯Body FT；

3、72個控制器ECU節(jié)點，其中44個CAN節(jié)點、28個LIN節(jié)點與中大型豪華電動轎車相符。

...如果只有上面這些是不是有點平平無奇？我們繼續(xù)。

4、ADAS模塊橫跨PT與CH，因為高級輔助功能對動力和制動轉向的實時性需求；

5、天窗模塊SCM為CAN節(jié)點，2014年6月特斯拉曾經通過OTA更新了天窗舒適停止的位置“Comfort setting on pano roof has changed from 80% to 75%”，可能與節(jié)點選型相關；另外一方面也看出來供應鏈的區(qū)別：目前國內該類控制器多選型為LIN節(jié)點；

6、量產車型仍留下診斷接口？？？調試接口在試制、下線以及售后都可以發(fā)揮不小的作用，特斯拉為了追求極致的效率可以說是...很棒了；

說到以太網，我們有注意到特斯拉使用的是傳統以太網，可能是Center Display投射到IC地圖的需求，而較短的走線則抵消了EMC干擾及價格重量的劣勢。

7、Center Display橫跨多個網段，充分接入更多節(jié)點，集成了GW、HU、T-BOX...等諸多功能，儼然汽車大腦級的存在；這種設計理念擱現在可能沒啥，但是別忘了，這是6年前橫空出世的Model S！加上2~3年的車型開發(fā)周期也就是說至少8年前特斯拉的設計！而自行開發(fā)的決定則和創(chuàng)始靈魂艾伯哈德、施特勞貝爾的背景一脈相承。

按照博世的EEA（Electric Electronic Architecture，電子電氣架構）進化，針對Center Display來說Model S可是一步跨到了Vehicle Computer的層級！

當然特斯拉愿不愿意往上靠是另外一回事了。

MODEL X電氣電子電氣架構

...不知道大家看到Model X的拓撲與Model S對比什么感覺？

在我看來就一個感覺：這就是一個模子里面出來的呀！

我們來看下，

1、4個網段、主要通信類型CAN/LIN都沒變吧；

2、主要節(jié)點都沒變化吧（這個是廢話了...）；

3、增加的Falcon CAN（鷗翼門相關功能）還是掛在Body CAN下面也是憋屈的沒誰了...

4、Thermal CAN單獨接入一路到Center Display&Gateway;

5、其他的諸如座椅控制器、車門控制器的增多主要用于二排聯動、主駕電吸門等控制邏輯；

6、診斷接口繼續(xù)發(fā)揚...增加了Thermal CAN與Falcon CAN；

7、注意跨網段的趨勢，比如中央車身控制器Central Body Control Module橫跨底盤Chassis、車身低速容錯Body FT以及車身Body，這一點在Model 3上面會大爆發(fā)。

總體來說雖然Model X相比Model S車型有跨越，但是針對電子電氣架構來說沒有太大的變動，可以說是平臺的變種。

MODEL 3電氣電子電氣架構

Model 3的拓撲...我是誰？我在哪兒？？？

1、動力域？車身域？娛樂域？不存在的，映入眼簾...emmm奪人眼球的是3大塊：一個是自動駕駛及娛樂控制模塊Autopilot & Infotainment Control Module，二個是右車身控制器BCM RH，三個是左車身控制器BCM LH；

2、...你們猜的沒錯，這三個控制器都是特斯拉自行開發(fā)；

3、自動駕駛及娛樂控制模塊Autopilot & Infotainment Control Module這次徹底接管了所有輔助駕駛相關的sensor，攝像頭camera、毫米波雷達Radar，超聲波雷達除外，主要用于泊車為低速場景由右車身控制器BCM RH完成；注意了濃眉大眼的特斯拉也是有車內攝像頭Cabin Camera的嗷，雖然沒啟用但是大概率為駕駛員監(jiān)測系統（DMS，Driver Monitor System）做預留（責任評判...）；

4、右車身控制器BCM RH，初步判斷集成了自動駛入駛出AP（Automatic Parking/Autonomous Pull Out）、熱管理、扭矩控制等；事實上，這里正是特斯拉厲害的地方：硬件抽象（硬件和軟件的分離）。我們回頭看下S和X：熱管理幾乎都是獨立的控制器模塊，扭矩控制幾乎都運行在Center Display中，也就是說之前的code完美地移植到了3的右車身控制器BCM RH中！

有沒有似曾相識的感覺？

上圖是在電子電氣架構方面一向激進、開放的寶馬規(guī)劃的下一代EE架構。殊途同歸。

5、左車身控制器BCM LH，與右模塊相同的是橫跨多個網段，不同的是左模塊負責了內部燈光、進入部分；事實上這里面有個特斯拉的思考那就是分區(qū)域的控制模塊，舉個典型的例子：駐車卡鉗（沒錯EPB的功能...由左右車身控制器瓜分了）；

6、還有一個特立獨行的模塊：低壓電源分配模塊Power Distribution Unit，48個PIN腳（除去CAN/LIN/GND），其中Sensor供電6個，包含各種液位、溫度等傳感器；Actuator/Drv供電/驅動30個，覆蓋各種鎖、電機、泵、電磁閥等閥門以及燈光；ECU供電12個，包含主要控制器，其余部分由主控制器分級供電。目測其功能一是實現用電器更精準的供電管理，二是可控的供電時序…如果能夠干掉保險絲盒...那可能會是一大收益；

7、右車身控制器BCM RH橫跨Drive Inverter與底盤Chassis，為剛升級的賽道模式「Track Mode」提供了架構支撐；

8、關于冗余設計，可以先看下特斯拉自動駕駛技術路線，基于視覺的漸進式路線，傳感器方面沒有選擇LiDAR、更多的毫米波雷達，而在底盤域的關鍵傳感器除了扭矩（疑似）有雙路采集，其他的都沒有；事實上其電子轉向助力模塊Power Steering ECU像極了博世華域的PP3.2平臺；再加上iBooster、ABS的通信備份...往大了可以說特斯拉Model 3做好了制動、轉向的冗余設計；

9、關于星型網絡，我的看法是單從架構拓撲無法評判，得看具體的功能分配；事實上，自動駕駛及娛樂控制模塊Autopilot & Infotainment Control Module、右車身控制器BCM RH以及左車身控制器BCM LH亦可以看做網狀網絡，而在接口都具備的情況下功能的分配（互為備份）則僅僅是軟件的問題，而軟件正好是特斯拉的強項；

9、胎壓監(jiān)測模塊TPMS，一個接收端居然沒集成到車身控制器中與遙控鑰匙共用RF模塊，這個是我比較疑惑的地方；至于診斷接口，Model 3則只剩下...Ethernet。

前面說了特斯拉的電氣電子架構，我們再來看看model3 的特點：

Model 3的第一大特點那就是高集成度。無論是前車身控制器還是左車身控制器抑或是右車身控制器，其PCBA上的元件鋪貼密度都非常高，右車身控制器的PIN腳數量甚至達到了277的驚人數量。

這三個車身控制器，相當于傳統車的車身控制器、座椅控制器*2、門控制模塊*4、方向盤位置記憶控制器、電子駐車控制器、自動泊車輔助控制器、空調控制器、智能電池傳感器的集合，并且還同時取代掉了傳統車上的發(fā)艙保險絲盒及駕倉保險絲盒，這么算下來是14 IN 3，基本上把能集成的硬件全部集成起來了，集成度著實是高。

Model 3車身控制器方案的第二大特點是一板多芯，也就是在一塊PCBA上設計了多顆控制器。前車身控制器中有4顆MCU，而左車身控制器與右車身控制器中各有3顆MCU。一板多芯本質上是由于第一個特點也就是高集成度所帶來的一個結果，當然多MCU冗余設計也可以為部分功能的功能安全級別提供有力保障。但這也同時帶來了諸多挑戰(zhàn)，控制功能的任務拆解與分配、MCU間的板級通訊、多MCU的診斷刷新以及OTA升級等等問題都需要多重考量測試與論證，方能落地實施。

Model 3車身控制器方案的第三大特點是去保險絲化和去繼電器化。Model 3在電氣設計上，取消了傳統車的保險絲及繼電器盒，全車除了電池內部控制器外已經全部取消了繼電器和可熔斷保險，取而代之的是在車身控制器內部集成了電子保險絲盒的功能，通過MOSFET控制不同的負載的供電并檢測每一路的電流抒情情況。

前車身控制器作為一級配電單元，直接從蓄電池取電并進行分配；左右車身控制器分別作為二級配電單元，對不同的負載進行電源配給。猜想之所以特斯拉放棄了繼電器有如下原因：

①繼電器體積大，不容易提升集成度；

②長遠來看，半導體的成本會越來越低，而繼電器在保證品質的情況下成本幾乎沒有壓縮空間，因此繼電器相對于MOSFET沒有成本優(yōu)勢；

③繼電器是機械件，相對于MOSFET故障率更高；

④繼電器需要搭建額外的電路進行輸出電流的診斷，而MOSFET不需要；

⑤繼電器在接通和斷開時會有聲響，對整車的NVH會造成一定影響；

⑥繼電器在觸點老化后容易出現拉弧，致使其EMC性能也不如MOSFET。

綜上，可以看出特斯拉摒棄了繼電器也有相對充分的理由，繼電器也可能真的從Model 3開始，逐漸退出汽車電控的舞臺。另外，使用MOSFET除了可靈活的控制每一路負載的配電外，還可以進行開路診斷以及過流保護，也就兼具了保險絲的作用，因此特斯拉索性將熔斷式保險絲一并去掉了。

Model 3車身控制器方案的第四大特點是淡化了專用控制器的概念，使控制器漸趨于標準化。在此之前，汽車行業(yè)內的主流發(fā)展方向是域控制器，及動力、底盤、駕駛輔助、娛樂、車身這五大域各有一個大腦，起到中樞運算的作用，稱之為域控制器，該域內所有的運算邏輯均由域控制器完成，其下面通過CAN或LIN總線連接各種傳感器和執(zhí)行器，換句話說，域控制器下所有的子控制器只負責信號采集或負載驅動，不再具有運算功能，因此可以把子控制器標準化，只要接口定義好，子控制器可以做成標準件，這樣后續(xù)的車型開發(fā)只演變域控制器，因此可大大降低新車型開發(fā)的成本。

而model 3的設計思路與此并不相同，其采用了大集成的概念，即把一個區(qū)域范圍內可見到的控制器都集成在一起，也就是主控制器把小控制器統統吃掉，融合成一個超大控制器。這樣做的好處也很明顯，就是大大降低了單車成本。傳統車中雖然子控制器被標準化了，子控制器確實也在新車型上省掉了開發(fā)成本，但單車的成本并沒有被壓縮；而特斯拉的思路是把子控制器融合掉了，因此可以把子控制器在MCU、SBC、Housing等方面的單車成本節(jié)約下來。所以傳統車思路省下來的是新車型的開發(fā)費用，而Model 3省下來的是單車成本，各有優(yōu)劣勢。

Model 3車身控制器方案的第五大特點是敢于打破常規(guī)。在傳統汽車人的眼中，控制器一定是方形的，是規(guī)則形狀的。很顯然，特斯拉不這么想。按照傳統車的設計思路，汽車設計時，每個控制器先設計好形狀，然后由總布置工程師進行布置，可以說是哪塞得下就放在哪。

而Model 3的思路并不是這樣的，從其控制器的形狀及布置位置可以看出，特斯拉采用的是布置優(yōu)先的策略，即控制器的工程師確定控制器所需要的面積和高度，由總布置工程師進行分配，因地制宜，只要面積夠用，方便布置，不管其形狀被分配成什么樣子，因此可以看到Model 3很多控制器都是不規(guī)則形狀的，這樣做大大提升了整車集成度，雖然控制器的形狀個性，但卻與車輛結構整齊劃一。

 

Model 3 車身控制器方案的第六大特點是控制器為線束讓路，一切為了線束，為了一切線束，為了線束的一切。Model 3的車載線束總長度，從Model S的3km縮減了一半，變成了1.5km。我們可在控制器的原理圖上看到有很多的Passthrough，讓人非常困解，但如果你了解特斯拉線束的模塊化，你變可以知曉，控制器的Passthrough是為了線束模塊化服務的。

簡而言之，就是不同區(qū)域的線束通過控制器不同的PIN針連接或耦合在一起，比如座椅線束中的某根線要和儀表臺的某根線連接在一起，二者屬于不同的線束模塊，但卻都和左車身控制器相連，因此左車身控制器就會做一對Passthrough，將這兩個線束模塊中需要連在一起的線束最終連在一起。

特斯拉電子電氣架構變化總結：

從Model S的中規(guī)中矩、軟件的縱向整合能力初露頭角，到Model X的負重前行，再到Model 3的全面放飛；縱觀特斯拉三代車型，Model S、Model X再到Model 3的演變，實質是功能的重分配，不斷把功能從供應商手中拿回來自行開發(fā)的過程。從電池管理系統到熱管理、從Center Display到Autopilot、從AP到駐車制動、從電源分配到扭矩控制...特斯拉深刻詮釋了什么TMD叫“軟件定義汽車”

汽車電子電氣E/E架構加速向域控制、中央計算平臺架構遷移。博世認為汽車電子電氣架構演變路徑為分布式、域集中、中央集中式。傳統汽車分布式架構缺點越來越明顯，高檔車使用100~200種不同ECU，汽車的 EEA中搭載了各種功能不同的 ECU 進行協同運作為駕駛員提供各種功能，打造中央集中式EEA架構的車載計算平臺，面臨“功能安全、實時性、帶寬瓶頸、算力黑洞”等多種挑戰(zhàn)。目前車廠逐步將一些ECU功能合并到一個ECU中，減少控制節(jié)點，控制器向“域”集成方向發(fā)展，目前車輛上主要有動力域、車身域、自動駕駛域、底盤域和信息娛樂域。

域控制器可以完成各自域內協調工作，便于軟件管理和車輛變形。域集中和中央計算平臺架構使原來分散的算力集中化，在降低架構復雜度同時提高了系統算力，軟硬件解耦讓汽車軟件實現即插即用，具備可持續(xù)迭代升級的能力。在電子電氣架構方面，目前特斯拉發(fā)展最為領先，其新一代集中式 E/E 架構達到車載中央電腦和區(qū)域控制器階段，配合自研的操作系統，可實現整車 OTA。

5、智能座艙域控制器技術驅動因素

1、新能源汽車以及動力電池技術發(fā)展迅猛。

車身電子電氣架構正在進行深度升級，由傳統的分布式架構向中心式架構演變，不同操作系統之間通過虛擬機打通；同時三元鋰離子電池能量密度已經突破300wh/kg，為智能座艙各功能提供能量基礎。

在新能源車的發(fā)展過程中你會看到很多同傳統車不一樣的先進技術在這方面使用，由于新能源車本身的架構和傳統燃油就有很大的不同，對比于燃油車，新能源汽車的結構更簡單。目前的燃油車結構比新能源汽車更復雜，特別是動力總成系統部分，要比新能源汽車復雜得多。新能源汽車的車輛結構較為簡單，主要部件為動力電池組、電機和EMS組成的三電系統，因此在新能源汽車上開發(fā)或者使用自動駕駛技術，那么出現概率的情況要比燃油車低得多。

與此同時，從操控上來說，新能源汽車也要比燃油車更好操控——控制電壓電流的大小以及輸出，遠比控制傳統內燃機來得容易得多。所以比如一些ADAS的設備、TBOX、以太網、還有一些域控制器都是在優(yōu)先在新能源車上出現，然后逐步使用到燃油車上。

2、芯片的運算能力呈指數級提升，自動駕駛逐漸成熟。

目前一輛智能汽車搭載的代碼行數超過一億，自動駕駛軟件的平均運算量達到10個TOPS（Tera Operations Per Second，萬億次操作每秒）量級，各大芯片廠商都推出了與算力匹配的主控芯片。同時，自動駕駛技術的成熟使得人們從駕駛場景解放出來，更多注意力得以放在其他場景上。

3、云計算和5G的鋪設速度加快。

云平臺的計算、存儲能力和5G的傳輸速度為智能座艙大數據量、低延時的需求提供了保障。主流云計算廠商均針對車企推出了車聯網解決方案；芯片廠商、通信運營商等各方則積極推行C-V2X相關技術，以期在未來向車用5G平滑演進。

6、智能座艙域控制器不是融合功能越多越好

智能座艙域控制器行業(yè)發(fā)展歷程及里程碑事件

智能座艙發(fā)展經歷了整體基礎 智能座艙發(fā)展經歷了整體基礎 -細分產品 細分產品 -融合方案的格局變化。先是整體電子器架構和操作系統出現，隨后各細分產品逐漸裝載到車上，如今的趨勢是各產品的協同整合。

可以看到2018年偉世通才出現基于座艙產品的域控制器，主要是整合了車載中控和儀表，還沒有整合更多的ADAS功能的產品，比如360環(huán)視、LDWS等功能進去，說明這個域控制器有一定的難度。

域控制融合功能越多，功能安全越復雜

上圖是中央控制器會遇到的問題，這個和域控制面臨的問題是一樣的，主要還是很多功能性安全，實時性安全的技術要求還不成熟。不是像我們想的這么簡單，把能融合的就融合在一起，從功能安全的角度出發(fā)，反而并不一定好，我們以視頻感知系統為例講解。

在以上的模塊內，CMOS sensor提供圖像采集，輸出給視覺感知SoC。ISP模塊負責圖像處理包括色彩空間轉換，Tone mapping, 降噪，圖像縮放等，輸出圖像給NPU。NPU模塊負責運行基于神經網絡的ADAS（高級輔助駕駛）算法，輸出結果到內存。CPU模塊負責整個算法和流程的調度。

這個系統通常很難做到ASIL-B或者更高的功能安全等級，這是因為這些模塊有著復雜的數據處理過程，并包含多種失效模式。CMOS sensor首先要保證選用ASIL-B或者以上級別的。視覺SoC的內部多個單元模塊也要實現各種錯誤檢測和匯報機制，以實現ASIL級別的需要。如果其CPU使用ARM A系列的處理器，除非進行鎖步執(zhí)行，很難達到ASIL-B功能安全等級。

至于視覺算法所使用的神經網絡技術，因為其結構設計并不容易用邏輯推斷來描述，其參數比如分類器是基于訓練得到而不是確定性邏輯得出，無法用形式化方法分析其失效率（不能計算SPF, LF, PMHF），所以也無法得到ASIL級別。即使采用傳統的機器視覺算法，手動設定分類器加上訓練，也一樣存在大量經驗性而不可以保證其對未知場景有正確響應。

基于Mobileye EyeQ3和EyeQ4設計的ADAS處理器在行業(yè)已經廣泛應用，但據悉，也并不能獨立實現視覺感知功能的ASIL-B。

那么如何提升視覺感知系統的功能安全呢？行業(yè)里的較為普遍的做法，是使用ASIL-B級別以上的安全島，或者獨立的ASIL-B以上級別的Safety MCU，來實現系統級功能安全。

通過增加一個具有ASIL-B或更高安全等級的MCU，并且軟件實現視覺感知SoC向Safety MCU輸出結果，并且接收Safety MCU的監(jiān)控和控制，這樣這個系統就有可能實現“系統級功能安全”，最終視覺感知結果，具備功能安全ASIL-B或更高等級。這個系統也相當于:

系統級ASIL-B  = QM (Vision SoC)  +  ASIL-B (Safety MCU)

要證明這個ASIL分解成立，我們首先要看這兩個子系統是否存在共因失效。如果Safety MCU的電源設計具備冗余，并且其和視覺SoC之間的I/O具有Failsafe保護，那么并不存在一種外部故障，可以讓Safety MCU和Vision SoC同時失效。

其次因為Vision SoC的失效如果不被Safety MCU檢查出來，則會被傳導到最終輸出，這種將會導致ASIL分解不成立。如果Vision SoC的失效是可以被Safety MCU檢查出來的，那么Safety MCU可以在最終信息輸出標識系統進入安全狀態(tài),并且可以控制包括重置Vision SoC子系統進行錯誤修復，這時Vision SoC的失效不會導致系統失效，ASIL分解成立。所以關鍵點在于Vision SoC的失效是否可以被檢查出。

為了更好地檢查Vision SoC的失效，我們可以采用ISO26262推薦的方法，包括但不限于：啟動時自檢，運行時的周期性自檢，程序流監(jiān)控，和視覺感知關鍵數據時間檢測，硬件和軟件出錯匯報，監(jiān)測CPU異常，操作系統異常，內存數據異常，I/O報錯，中斷異常，狀態(tài)偏離（比如CPU越來越忙，空閑內存逐漸減少），CMOS傳感器數據校驗，周期任務執(zhí)行超時，輸出數據超時等。這些監(jiān)測的目標是使得Vision SoC盡可能匯報可以檢測到的各種錯誤，包括圖像輸入故障，卡滯和處理錯誤，如果因為異常而停止向Safety MCU輸出，則會產生超時錯誤也一并被監(jiān)測到。

經過上述的努力，我們有希望把視覺感知系統提到接近于ASIL-B的安全目標。但這樣的系統通常也被認為不能達到ASIL-B，其主要原因是其采用的視覺感知算法目前尚不能被ISO26262認可。也有觀點認為單獨使用ASIL-B Safety MCU不能做到充分的冗余，但通過增加一條數據通路，使得Safety MCU也可以監(jiān)控CMOS sensor的輸出狀態(tài)和信息，可以實現更為充分的冗余而達到系統級ASIL-B。這種設計在Veoneer的Traffic Jam Pilot系統里已經實現量產 (視覺SoC QM級別 + Safety MCU ASIL-B級別)。

那么，如果要達到更為嚴格意義上的ASIL-B，是否可以做到呢？市場現行的解決方案是增加可替代視覺感知的冗余，特別是增加毫米波雷達感知系統。增加了雷達以后，以上的系統框圖變?yōu)椋?/p>

這個系統需要攝像頭的覆蓋角度的關鍵部分如當前車道，和毫米波雷達的覆蓋角度相重疊，這樣來自兩個不同傳感器的異構冗余可以改善系統的功能安全。毫米波雷達系統可以做到符合ASIL-B，隨后在ASIL-B或更高級別的Safety MCU進行視覺+雷達做數據融合，并根據融合數據做出算法判斷，最終的輸出結果可達到ASIL-B或更高級別。

選擇安全MCU擴展還是單芯片

這里我們可能面臨一個問題，如果有一顆SoC能夠把Vision SoC和Safety MCU合并進去，是不是等價方案？既可以實現高性能的算法，同時又可以做到功能安全需求。

這樣系統的框圖類似下面。Performance core是性能核，也就是原來Vision SoC的部分，Safety Core就是原來的Safety MCU的部分?，F在放到一起以后，兩部分可以通過共享內存和相互發(fā)送中斷進行通信。

上面這種SoC集成了安全島的設計，在車用智能駕駛SoC里越來越流行，但我們并不能得出這種集成設計一定好于前面的分離設計，其原因在于：

集成設計的兩個部分在一個芯片內部，根據不同芯片設計的差異，可能存在相互影響和資源依賴，而產生共因失效，比如電源和重置部分是否可以做到完全獨立。

性能可能相互影響而造成風險，如果Performance Core過于繁忙，占用內存帶寬過多，可能影響Safety Core上運行融合算法的時間確定性。反過來也是一樣。如果Safety Core也運行安全性要求非常高的任務比如AEB控制，則時間確定性變得更為重要。

Safety Core部分的CPU運算性能，功能安全等級不一定好于分離式里的單獨的Safety MCU。同樣，Performance Core部分的視覺感知性能，也不一定好于分離式里單獨的Vision SoC。

所以在實際系統設計的時候，需要根據需求進行分析，并不能得出分離式系統的功能安全不如集成式系統這一結論。

下圖是能夠支持L3級別自動駕駛的奧迪A8的智能駕駛域控制器的設計：

其中包含四個主要芯片：NVIDIA Tegra K1,  Mobileye EyeQ3, Altera Cyclone FPGA, Infineon Aurix Tricore MCU。其中TK1和EyeQ3負責自動駕駛中的視覺感知，包括交通標識牌識別，行人檢測，碰撞預警，光線檢測，車道線檢測，360度環(huán)視等功能。Altera FPGA負責目標融合，地圖融合，停車輔助，碰撞預防，圖像前處理等功能。

而Infineon Aurix負責交通擁堵導航，輔助系統，矩陣大燈，路線圖等功能，并且負責系統的安全監(jiān)控和底盤控制。也就是說，這個四個芯片的復雜系統是TK1和EyeQ3兩顆QM芯片加上一顆ASIL-B等級的Altera FPGA，再加上一顆ASIL-D等級的Infineon Aurix Tricore來共同實現。

這個例子很好的說明了如果設計合理的話，分離式功能安全設計是可行的，同時也說明了單顆甚至兩顆芯片實現這樣復雜的系統功能是非常困難的。再反過來看看前面提到的特斯拉FSD的完全雙重冗余，也許特斯拉的設計更清晰明朗，雖然其并不是典型的ISO26262設計理念。

7、智能座艙產品形態(tài)發(fā)展及重要性 

顯示屏和主機分離是成為一個趨勢

大家都知道汽車開發(fā)一個車型涉及大量的技術集成、零部件設計、試驗驗證等，所以汽車開發(fā)具有耗資大、周期長，開發(fā)風險高等特點。以往的汽車廠家推出一款新車至少需要5-10年，周期很長、工作量很大。但此一時彼一時，如今的車企，車型更迭的速度非?？?，這個都是得益于底盤平臺化。

如寶馬的UKL前驅平臺、CLAR后驅平臺，豐田的TNGA架構、吉利的CMA平臺，奔馳的MFA、MRA、MHA、MSA平臺等，以豐田的TNGA平臺架構為例，初期使零部件通用比例達到20%-30%，最終將達到70%-80%，這對于企業(yè)節(jié)約成本，降低研發(fā)周期起到關鍵作用。

而現在一個平臺車型的迭代周期是3-4年，車型小改款是1年左右，越來越多的車廠選擇把顯示屏部分進行標準化，這樣IP造型、顯示屏的成本都能固定下來，而每次升級改款只需要修改主機，因為現在域控制或者單芯片的算力越來越強，主機升級換代的需求是必然，顯示屏是顯示內容部分，這部分相對簡單一些，只要規(guī)劃好對應的造型、尺寸、分辨率是可以做到平臺化共用的，節(jié)省成本。

原來的座艙里面的控制器基本上是分開的，導航主機是一家，液晶儀表是一家，同時還有一個AVM全景一家，還有TBOX等，這里線束連接就非常復雜，而且不同供應商直接的協調調試也非常復雜。

上圖是域控制產品形態(tài)，這樣無論是走線，還是調試都非常方便，最關鍵就是OTA非常好做，而且降低成本。

以智能座艙為切入點提升用戶體驗成為企業(yè)制勝的關鍵點：

一方面，“一芯多屏”成為趨勢熱點。車載顯示屏從單一、小型的平面矩形屏幕逐步向多個、大型曲面屏轉變。因為傳統分離式的座艙集成，多個座艙系統之間如“孤島”一般相互獨立導致通信成本高，而“一芯多屏”的智能座艙解決方案以通信成本低、時延短， 可以更好地支持多屏聯動、多屏駕駛等復雜電子座艙功能；

另一方面，汽車企業(yè)在追求炫酷科技帶來的震撼感、科幻感的同時，開始圍繞改善用戶體驗密集發(fā)力，更加強調用戶的便捷度、舒適感、娛樂性，從消費者觀感體驗以及心理體驗出發(fā)進行產品開發(fā)和服務設計，更加增 進用戶黏性。

未來，隨著無人駕駛技術的成熟以及出行方式的革命性變革，消費者對汽車的認知將逐漸從“單一的交通工具”向“移動空 間”轉變，而座艙則是實現空間塑造的核心載體。如何根據用戶的個性化需求，為乘客提供專屬出行方案成為產業(yè)應用落地的主攻方向。

本章內容主要是講解智能座艙域控制芯片的相關重要指標，在講解芯片指標之前，我們看看域控制芯片有哪些

半導體、能源革命驅動的此輪汽車智能化、電動化浪潮，半導體格局反應產業(yè)鏈格局

 

座艙芯片：高通算力高、集成度高、性價比高，份額提升明顯。

自動駕駛芯片

封閉生態(tài)戰(zhàn)勝開放生態(tài)

L3+：英偉達>高通>華為

L3以下：Mobileye市占率最高，但黑盒子交付模式越來越不受車廠喜歡，未來開放模式將更受大家歡迎；地平線、黑芝麻等國產廠商有機會

 

智能汽車芯片目前主要變化出現在座艙域、輔助駕駛/自動駕駛兩大域控制器上。

智能座艙芯片是由中控屏芯片升級而來，目前主要參與者包括傳統汽車芯片供應商以及新入局的消費電子廠商，國產廠商正從后裝切入前裝，包括：四維圖新（杰發(fā)科技）和全志科技。

自動駕駛域控制器為電子電氣架構變化下新產生的一塊計算平臺，目前占主導的是英特爾Mobileye和英偉達，高通、華為重點布局領域，同時也有地平線、芯馳科技等創(chuàng)業(yè)企業(yè)參與。

8、CPU芯片性能相關基本概念

計算機體系

馮諾依曼于1945年發(fā)表了《FirstDraft of a Report on the EDVAC》（EDVAC初稿），在這篇報告中，馮諾依曼提出了“馮諾依曼體系結構”，明確指出了計算機必須具備的5大部件：運算器、控制器、存儲器、輸入設備、輸出設備。

CPU作為控制器、運算器、存儲器的結合體，提供通用算力，能處理不同的數據類型，成為了計算機的剛需。

CPU作為硬件層，支撐著Windows、IOS、安卓等系統軟件層的啟動，進而推進汽車電子、服務器、PC等應用層的發(fā)展，所以CPU的價值不可取代。

 各個應用領域的CPU標準是不同的。例如，在一些高可靠性應用場景，如汽車電子的CPU需要滿足AEC-Q100車規(guī)認證；服務器的CPU特別看重多核表現和并行處理的能力；個人電腦的CPU注重單核表現，同時需要平衡體積、性能、效能表現；移動設備和智能穿戴的CPU把便攜和節(jié)能放在第一位。

CPU內部組成和工作原理：

中央處理器（Central Processing Unit）作為計算機系統的運算和控制核心，是信息處理、程序運行的最終執(zhí)行單元。CPU核心主要是由大量的運算器、控制器、寄存器組成。

運算器負責算術運算和邏輯運算?？刂破髫撠煈獙λ械男畔⑶闆r，調度運算器把計算做好。寄存器既要承接控制器的命令，傳達命令給運算器；還要幫運算器記錄已處理或者將要處理的數據。

幾乎所有的CPU的運作可以簡要概括為“取”,“解碼”和“執(zhí)行”三大步驟，此三個步驟統稱為指令周期。通常，CPU核心從存儲單元或內存中提取指令。然后，根據指令集由指令解碼器執(zhí)行解碼，將指令轉換為控制CPU其他部份的信號。最后通過運算器中的微架構進行運算得到結果。CPU內核的基礎就是指令集和微架構。

1、CPU芯片性能相關基本概念--指令集

CPU指令集（Instruction Set）是CPU中計算和控制計算機系統所有指令的集合。

指令集包含了基本數據類型，指令集，寄存器，尋址模式，存儲體系，中斷，異常處理以及外部I/O，一系列的opcode即操作碼（機器語言），以及由特定處理器執(zhí)行的基本命令。

指令集一般被整合在操作系統內核最底層的硬件抽象層中。指令集屬于計算機中硬件與軟件的接它向操作系統定義了CPU的基本功能。

現階段的指令集可以被劃分為復雜指令集（CISC）與精簡指令集（RISC）兩類。

CCISC與RISC無論哪一方都沒有絕對的優(yōu)勢或劣勢。

從硬件角度分析：CISC采用的是不等長指令集，因此在執(zhí)行單條指令時需要較多的處理工作，但是它的優(yōu)勢往往在于部份特定專業(yè)領域的應用。而RISC執(zhí)行的是等長精簡指令集，CPU在執(zhí)行指令的時候速度較快且性能穩(wěn)定，因此RISC適合采用流水線方式運作，且在并行處理方面明顯優(yōu)于CISC。

從性能角度分析：CISC陣營的Intel和AMD在提升芯片性能上做出了持續(xù)的努力，CISC芯片的功耗被放在了性能后的第二位；而RISC-ARM本身出現時間較CISC-X86晚十年左右（ARM誕生于1985年，X86誕生于1978年），ARM、MIPS在創(chuàng)始初期缺乏與Intel產品對抗的實力，專注于以低功耗為前提的高性能芯片。

CCISC與RISC從上世紀后期已經在逐步走向融合，并且該趨勢持續(xù)至今。例如2005年蘋果通過引入Rosetta將原先IBM的Power PC指令集轉譯為英特爾處理器接受的X86指令集。2020年蘋果發(fā)布基于ARM指令集的M1處理器后，將Rosetta更新為Rosetta2以便將原英特爾的X86指令集快速轉譯為M1的ARM指令集。

整體來看，以高通驍龍，聯發(fā)科，三星Exynos，蘋果A系列為代表的ARM架構RISC處理器占據了移動處理器的市場。而在個人電腦領域以Wintel聯盟為基礎的X86架構CISC處理器占據了該市場。MIPS，Power，Alpha等架構雖然已經不是市場的主流，但在特定領域內仍然在被使用。

軟件生態(tài)方面，X86運行的主要為DOS，非ARM版Windows，舊版MacOS等操作系統，起步早，基于Wintel聯盟，生態(tài)完善。全世界有65%以上的軟件開發(fā)商都為X86提供生態(tài)服務。

ARM方面運行的主要有安卓，iOS，iPadOS，Windows10移動版，MacOS Big Sur等。原先適應X86指令集的軟件需要經過翻譯后才可運行，如蘋果的Rosetta2可以將X86指令轉換為ARM指令，所以運行速度會減慢。

ARM成本低，迭代快，其軟件生態(tài)正在加速追趕X86的軟件生態(tài)。蘋果應用商店軟件數量從2008年7月的5萬個發(fā)展到2020年的342萬個。同年Google Play商店有270萬款可供下載的軟件。

2、CPU芯片性能相關基本概念--CPU微架構

微架構是（Micro Architecture）一種給定的指令集架構在處理器中執(zhí)行的方法。相同的指令集可以在不同的微架構中執(zhí)行，但實施的目的和效果可能不同。優(yōu)秀的微架構對CPU性能和效能提升發(fā)揮著至關重要的作用。計算機體系是微架構和指令集的結合。

眾多的算數單元、邏輯單元和寄存器文件在三態(tài)總線和單向總線，以及各個控制線的連接下組成了CPU的微架構。計算機的總線組織由CPU的復雜程度決定，二者常同向變化。

CPU微架構中常見的單元有執(zhí)行端口、緩沖單元、整數運算單元、矢量運算單元等。

存儲相關的介紹：

CPU內部單元有存儲單元，外面又有EMMC和DDR，為什么需要這么多存儲呢，這里簡單介紹一下。

1)內存又稱主存，是 CPU 能直接尋址的存儲空間，由半導體器件制成

2)內存的特點是存取速率快

 

內存的作用

1)暫時存放 cpu 的運算數據

2)硬盤等外部存儲器交換的數據

3)保障 cpu 計算的穩(wěn)定性和高性能

上圖非常清楚的看到不用的存儲的大小不同，而且速度不同，越上面的存儲器容量越小，比如L1和L2 cache這部分容量非常小，但是速度非?？?，而且價格比較貴。

 

往下面的DDR、NOR、NAND、硬盤等等，你會發(fā)現容量越來越大，但是通訊速率會更慢，你從一個硬盤里面拷貝資料一般達到50MB/S就謝天謝地了，但是DDR可以達到2133MHZ的速率。同等容量下，越往下面的存儲設備的價格也就越便宜。

芯片內部高速緩存介紹：

上圖是全志T7的芯片內部手冊圖，可以從很多芯片手冊上面看到有I cache和D cache 和L2 cache。這個就是上圖中的L1和L2 cache 芯片內部高速緩存。

Cache，是存儲器子系統的組成部分，存放著程序經常使用的指令和數據，這就是Cache的傳統定義。從廣義的角度上看，Cache是快設備為了緩解訪問慢設備延時的預留的Buffer，從而可以在掩蓋訪問延時的同時，盡可能地提高數據傳輸率。

高速緩沖存儲器Cache是位于CPU與內存之間的臨時存儲器，它的容量比內存小但交換速度快。在Cache中的數據是內存中的一小部分，但這一小部分是短時間內CPU即將訪問的，當CPU調用大量數據時，就可避開內存直接從Cache中調用，從而加快讀取速度。

由此可見，在CPU中加入Cache是一種高效的解決方案，這樣整個內存儲器（Cache+內存）就變成了既有Cache的高速度，又有內存的大容量的存儲系統了。Cache對CPU的性能影響很大，主要是因為CPU的數據交換順序和CPU與Cache間的帶寬引起的。

3、CPU芯片性能相關基本概念--CPU微架構工作流程

CPU的每個核心有獨占的L1指令緩存、L1數據緩存和L2緩存，多數核心共享L3緩存。所有緩存中L1緩存通過虛擬地址空間尋址，L2/L3通過線性地址空間尋址。

CPU非核心部分主要是System Agent（系統代理）：包含PCU（電源控制單元）、DMI控制器與ICH連接、QPI控制器與其他CPU連接、內存控制器。

微架構工作流程概述：以英特爾的Sandy Bridge（下圖）為例，CPU先使用取指令單元（下圖紫色部份），將代碼段從內存中取出;通過解碼單元（下圖橘色部份），將機器碼按序轉化為定長的uop（微操作），發(fā)射到uop Decoder Queue（微操作解密等候區(qū)）；亂序單元（下圖黃色部份）從微操作解密等候區(qū)中取出微操作，根據執(zhí)行條件，依賴關系，重新排序后，發(fā)送到Scheduler（調度器）；調度器將計算指令發(fā)送到計算單元（下圖藍色部份），得到計算結果；將內存讀寫指令發(fā)送給訪存單元（下圖綠色部份），完成內存讀寫。

 

編譯和取指過程

微架構通過執(zhí)行指令“exec（）“，執(zhí)行某個二進制數時， 該二進制數首先被kernel（核心）從硬盤加載到內存。

n Instruction Fetch Unit （執(zhí)行獲取單元）會按照執(zhí)行順序將bin的代碼段，從內存中讀入到CPU。當遇到分支代碼時, 需要查詢BranchPredictors（分支預測）。執(zhí)行獲取單元增加訪問電路，可以并發(fā)地訪問內存、寄存器，解決流水線氣泡問題。

在Precoded（預解碼）中解碼的X86指令集，會被保存到Instruction Queue（指令等候區(qū)），等待解碼。

現在的CPU均使用超標量的結構。例如Sandy Bridge是16條。每個CPU cycle有16個操作在并行執(zhí)行，需要一系列設計來保證流水線不被中斷。

譯指和亂序執(zhí)行單元

Instruction Queue（執(zhí)行等候區(qū)）中取指單元獲得的x86 CISC指令，會通過譯指單元翻譯，以提高CPU流水的整體能力。

一個周期有4條指令進入譯指單元不同的模塊，Complex Decode（復雜解碼器）翻譯單指令多數據流指令，一個周期最大可以產生4個uops（微操作），Simple Decode（簡單解碼器）翻譯普通指令，一個周期產生1個微操作，得到的微操作會保存到uopDecoder Queue（微操作解碼等候區(qū)）中。

微架構的亂序執(zhí)行會選擇當前可執(zhí)行的指令優(yōu)先執(zhí)行，減少處理器閑置。

譯指單元每個周期發(fā)送4個微操作到亂序執(zhí)行單元。亂序執(zhí)行單元使用Register Alias Table（虛擬寄存器到物理寄存器的映射表）修改微指令，把修改后的指令部分保存。

Scheduler（調度器）會將整數操作數和浮點操作數分別保存，把映射表存入Reorder Buffer（重新編序緩存）。最后統一調度器選擇有執(zhí)行條件的微操作發(fā)送給執(zhí)行單元，沒有執(zhí)行能力的微操作先緩存，待條件具備后發(fā)送。

計算單元和存儲單元

亂序執(zhí)行單元每個周期發(fā)送4個微操作到計算單元。port0、port5可以執(zhí)行整數、浮點數、整數SIMD（單指令多數據流）所有指令，port1只能執(zhí)行整數、整數SIMD乘法、移位指令，每個周期最多執(zhí)行3條指令。port2，port3，port4每個周期可以執(zhí)行2個load（讀?。?，1個store（存儲）指令。

 Sandy Bridge在運算單元上，通過AVX指令，大幅提升了浮點數以及SIMD的效率。

Address Generation Unit（地址產生單元）產生讀寫內存的虛擬地址；Load Store Unit（存取單元）通過地址，實現讀取、存儲。

存取單元包含Load buffer（讀取緩沖）、Store buffer（存儲緩沖）、prefetch（預讀邏輯）、一致性的邏輯。存取單元讀內存時，先要查詢緩沖中的是否有緩存，如果命中，直接返回。當不命中時，需要發(fā)起對內存的讀取，由于讀取內存大概需要200周期，代價很高，存取單元實現了預讀邏輯。

4、CPU的發(fā)展歷程

CPU發(fā)展史簡單來說就是Intel、IBM、ARM的發(fā)展歷史，CPU已經有四十多年的發(fā)展歷史。

CPU的發(fā)展史，按照其處理信息的字長，可以分為：四位微處理器、八位微處理器、十六位微處理器、三十二位微處理器以及六十四位微處理器等等。英特爾在大部分時間處于領先地位。

隨著2005年以Prescott為內核的奔騰4處理器在性能和效能上被AMD的K8速龍超越，英特爾采取了“Tick-Tock”的鐘擺模式，“Tick”年升級處理器的制程，“Tock”年升級處理器的微架構。以兩年為周期的鐘擺模式，從“Nehalem”開始讓CPU交替發(fā)展，一方面避免了同時革新可能帶來的失敗風險，同時持續(xù)的發(fā)展也可以降低研發(fā)的周期，并可以對市場造成持續(xù)的刺激，并最終提升產品的競爭力。

 2008-2015年的鐘擺模式使英特爾CPU年均有15%左右的提升，維護了英特爾X86領域的霸主地位，并誕生了諸如Skylake這樣經典的架構，沿用至今。

9、智能座艙域控制器芯片選擇維度

1、內核角度

CPU核心是指控制和信息處理功能的核心電路，把一個CPU核心和相關輔助電路封裝在一個芯片中，即為傳統的單核心CPU芯片，簡稱單核CPU。把多個CPU核心和相關輔助電路封裝在一個芯片中，為多核心CPU芯片，簡稱多核CPU。

下圖即為ARM的單核心CPU和多核心CPU。圖中紅色虛線框標出的部分為CPU核心，分別為基于ARMv7微架構的單核心CPU芯片以及ARM Cortex-A9 MPCore用2個和4個Cortex-A9構成的2核心和4核心CPU芯片。

目前我們能見到的4核心CPU大多都是屬于Cortex-A9系列。ARM Cortex-A9的應用案例有聯發(fā)科MT6577、三星Exynos 4210、華為K3V2等，另外高通APQ8064、MSM8960、蘋果A6、A6X等都可以看作是在A9架構基礎上的改良版本。

從ARM 內核的發(fā)展架構來看，從單SOC多核變化到單SOC多核異構

ARM-V7 單SOC多核

 

ARM-V8 單SOC多核異構（大小核）

一體化程度更高

單SOC多系統共存技術趨于成熟

智能駕駛艙的集成了DIC、HUD、IVI和RSE等等多屏融合

為汽車帶來更為智能化和安全性的交互體驗，同時也是高級輔助駕駛 (ADAS)、自動駕駛和人工智能等新時代技術的關鍵接口，智能駕駛艙在新能源汽車中將成為標配。

2、市場成熟度角度

智能座艙域控制器的CPU芯片市場組成：傳統汽車芯片廠+消費級芯片巨頭

 

智能座艙域控制器芯片市場主要玩家：

1.傳統汽車芯片廠商，主打中低端市場：NXP、德州儀器、瑞薩電子等；

2.手機領域的廠商，主打高端市場：聯發(fā)科、三星、高通等。

由于域控制器芯片市場仍處于行業(yè)萌芽期，目前國內搭載座艙域控制器芯片的車型絕大部分仍然采用的是德州儀器的Jacinto6 和 NXP 的 i.mx6 等上一代產品。國內競爭者主要有杰發(fā)、芯馳等。

競爭格局：以2015年為時間節(jié)點，傳統的汽車芯片廠家遇到消費領域巨頭芯廠家的挑戰(zhàn)，

2015年前：以瑞薩、NXP、TI等傳統汽車芯片主導市場，這三家占據市場60%的份額。

2015年開始：越來越多的消費級芯片巨頭參與汽車片芯片生產商重組并購。

智能座艙域控制器的CPU芯片市場-車規(guī)級芯片VS消費級芯片（ 相對于消費級芯，車規(guī)級芯片對于可靠性、安全性的要求更高）

驗收條件更苛刻，且周期長：車規(guī)級芯片在溫度、濕度、碰撞等多個維度范圍更寬，需要承受的極限條件更苛刻

更新換代速度更慢，升級動力不足：由于開發(fā)需求的復雜化，在芯片設計、測試等環(huán)節(jié)投入更高的成本和時間，車機芯片的更新換代速度相對較慢（有的車型一賣就是七八年），車機芯片升級的動力不足，態(tài)度更加謹慎。

趨勢變化，這兩年車機芯片的運行速度已經和消費級芯片的運行速度差距大幅度減小。

參照手機，汽車座艙領域迭代速度加快，車機芯片的運行速度已經和消費級芯片大幅縮小，產品的生命周期越來越短。

市場競爭越來越激烈，玩家格局也發(fā)生變化：原本手機領域的廠家如聯發(fā)科、三星、高通都加入陣營，未來華為、紫光展銳也會加入。

手機領域的廠家主要著眼點在于研發(fā)成果的最大限度利用。而原本傳統的汽車SoC芯片廠家NXP、瑞薩和德州儀器壓力大增。

智能座艙（中控屏）芯片發(fā)展情況

智能座艙域控制器芯片未來3-5年的玩家

智能座艙芯片：高端以高通、英特爾、瑞薩為主（還要看其第四代產品競爭力），高通領先

CPU性能對比：高通820A CPU性能與英特爾、瑞薩基本一致。但8155具備全方面的性能優(yōu)勢，8.5萬DMIPS同代產品領先。

GPU性能：目前浮點性能上，高通相比于瑞薩、英特爾領先較多，比如820A的GPU性能為588GFLOPS，而英特爾為 216GFLOPS，瑞薩為115.2GFLOPS。

中低端玩家：恩智浦(i.MX6/i.MX8)、德州儀器(Jacinto 6/ Jacinto 8)

低端產品：意法半導體（A5/A6）

待進入玩家：華為、三星、聯發(fā)科。

3、芯片算力角度

CPU的通用計算性能是由IPC、主頻、指令數三者共同決定。IPC的提升是CPU通用性能提升的必要條件。主頻的提升通常由CPU制程的進步產生，越小nm的制程主頻越高，一般A53可以跑1.2G，A72可以跑1.6GHZ。

 

CPU性能評估采用綜合測試程序，較流行的有Whetstone和Dhrystone兩種。Dhrystone主要用于測整數計算能力，計算單位就是DMIPS。Whetstone主要用于測浮點計算能力，計算單位就是MFLOPS。一個表示整數運算能力，一個表示浮點數運算能力，二者不能完全等同。

DMIPS：Dhrystone Million Instructions executed Per Second，主要用于測整數計算能力；

MFLOPS：Million Floating-point Operations Per Second，主要用于測浮點計算能力；

D是Dhrystone的縮寫，表示的是基于Dhrystone這樣一種測試方法下的MIPS。Dhrystone是于1984年由Reinhold P. Weicker設計的一套綜合的基準程序，該程序用來測試CPU（整數）計算性能。Dhrystone所代表的處理器分數比MIPS（Million Instructions executed Per Second，每秒鐘執(zhí)行的指令數）更有意義。

一般芯片都有DMIPS/MHz信息（參見下面的圖片）

比如ARM Cortex-A53架構為2.3DMIPS/MHz，那么可以計算出：

雙核A53架構，主頻為1.6GHz的CPU，DMIPS為：2 * 1600MHz * 2.3 DMIPS/MHz = 7360 DMIPS；

四核A53架構，主頻為1.6GHz的CPU，DMIPS為：4 * 1600MHz * 2.3 DMIPS/MHz = 14720 DMIPS；

我們來算下NXP  i.mx8 QuadMax  ，ARM(2*A72+4*A53) ，4核A53架構，主頻為1.2GHz的CPU，DMIPS為：4 * 1200MHz * 2.3 DMIPS/MHz = 11040DMIPS；

2核A72架構，主頻為1.6GHz的CPU，DMIPS為：2 * 1600MHz * 4.7 DMIPS/MHz = 15040 DMIPS；最終IMX8Q的CPU計算性能 15040+11040=26080，所以是26K DMIPS；

4、芯片SOC的GPU算力能力

人工智能的發(fā)展也帶動了汽車智能化發(fā)展，過去的以CPU為核心的處理器越來越難以滿足處理視頻、圖片等非結構化數據的需求，同時處理器也需要整合雷達、視頻等多路數據，這些都對車載處理器的并行計算效率提出更高要求，而GPU同時處理大量簡單計算任務的特性在自動駕駛領域取代CPU成為了主流方案。為什么AI算法大部分都使用GPU，自動駕駛計算目前來看也是GPU是一個潮流？

我們這次就講一個故事的形式來講解會更清楚一些，當你駕駛一輛具有自動駕駛L3級別的車輛，你下高速后，在沒有路標的地方發(fā)現100米前有一條河，此時由于車輛圖像庫里面沒有河這個資源，需要快速的圖像識別并決策。

AI算法，在圖像識別等領域，常用的是CNN卷積網絡，語音識別、自然語言處理等領域，主要是RNN，這是兩類有區(qū)別的算法。但是，他們本質上，都是矩陣或vector的乘法、加法，然后配合一些除法、指數等算法。

假設此時你車上的AI圖像算法是YOLO-V3，它是一種使用深度卷積神經網絡學得的特征來檢測對象的目標檢測器，直白點就是照片識別器，在機場地鐵都有批量使用，就是大量的卷積、殘差網絡、全連接等類型的計算，本質是乘法和加法。對于YOLO-V3來說，如果確定了具體的輸入圖形尺寸，那么總的乘法加法計算次數是確定的。比如一萬億次。（真實的情況比這個大得多的多），用算力表示就是TOPS為單位。

那么要快速執(zhí)行一次YOLO-V3，就必須執(zhí)行完一萬億次的加法乘法次數。

這個時候就來看了，比如IBM的POWER8，最先進的服務器用超標量CPU之一，4GHz，SIMD，128bit，假設是處理16bit的數據，那就是8個數，那么一個周期，最多執(zhí)行8個乘加計算。一次最多執(zhí)行16個操作。這還是理論上，其實是不大可能的。

那么CPU一秒鐘的巔峰計算次數=16* 4Gops =64Gops，當然，以上的數據都是完全最理想的理論值。因為，芯片上的存儲不夠大，所以數據會存儲在DRAM中，從DRAM取數據很慢的，所以，乘法邏輯往往要等待。另外，AI算法有許多層網絡組成，必須一層一層的算，所以，在切換層的時候，乘法邏輯又是休息的，所以，諸多因素造成了實際的芯片并不能達到利潤的計算峰值，而且差距還極大，實際情況，能夠達到5%吧，也就3.2Gops，按照這個圖像算法，如果需要執(zhí)行YOLO-V3的計算，1W除以3.2=3125秒，也就是那么需要等待52分鐘才能計算出來。

如果是當前的CPU去運算，那么估計車翻到河里了還沒發(fā)現前方是河，這就是速度慢，對于ADAS產品而言，時間就是生命。

此時我們在回過頭來看看高通820A芯片的算力，CPU的算力才42K，剛剛那個是基于最先進的服務器IBM的POWER8 CPU計算力是是3.2GPOS，車載算的上最先進的域控制器才42K的CPU計算力，所以不能用于AI的計算。此時需要使用GPU來計算，看看GPU的算力是320Gops，此時算這個YOLO-V3圖像識別的算法需要32秒，這個成績還是非常不錯的。

此時可以看到高通820A芯片的CPU算力是不能夠用于AI的計算，GPU的算力是可以滿足一些不需要那么實時性比較高的一些AI處理。

如果是一些簡單的ADAS功能是沒有問題，比如車內的人臉識別，這部分的算法就不要那么多資源，該產品運行了820A神經網絡處理引擎（SNPE），這里的引擎也就是AI加速的一些算法，有興趣單獨來講怎么實現加速。這里高通820A能實現對車輛、行人、自行車等多類物體識別，以及對像素級別可行駛區(qū)域的實時語義分割，當然離商用應該還有一定距離?？偟膩碚f，高通驍龍產品策略應該還是以車載娛樂信息系統為主，逐步向更專業(yè)的ADAS拓展。

這樣你就不會問為什么GPU這么厲害，AI識別為什么不全部使用GPU得了，那就需要繼續(xù)看CPU和GPU的區(qū)別了。

從芯片設計思路看，CPU是以低延遲為導向的計算單元，通常由專為串行處理而優(yōu)化的幾個核心組成，而GPU是以吞吐量為導向的計算單元，由數以千計的更小、更高效的核心組成，專為并行多任務設計。

CPU的核心運算ALU數量只有幾個（不超過兩位數），每個核都有足夠大的緩存和足夠多的數字和邏輯運算單元，并輔助很多復雜的計算分支。而 GPU的運算核心數量則可以多達上百個（流處理器），每個核擁有的緩存大小相對小，數字邏輯運算單元也少而簡單。

CPU和GPU最大的區(qū)別是設計結構及不同結構形成的不同功能。CPU的邏輯控制功能強，可以進行復雜的邏輯運算，并且延時低，可以高效處理復雜的運算任務。而 GPU邏輯控制和緩存較少，使得每單個運算單元執(zhí)行的邏輯運算復雜程度有限，但并列大量的計算單元，可以同時進行大量較簡單的運算任務。

CPU是根據馮諾依曼的架構進行設計，所以存儲、計算、交互都有，GPU本來是從CPU中分離出來專門處理圖像計算的，也就是說，GPU是專門處理圖像計算的。包括各種特效的顯示。這也是GPU的天生的缺陷，GPU更加針對圖像的渲染等計算算法，所以這里的天生兩個缺陷是不能進行復雜的邏輯控制，而且GPU沒有cache單元，也沒有復雜的邏輯控制電路和優(yōu)化電路，所以不能單獨像CPU那樣進行單獨的控制，你看機頂盒芯片都是CPU里面內含GPU的架構，GPU主要用來做圖像的渲染方面，工具就是Open CL圖像編輯器來編譯。

 

CPU和GPU設計思路的不同導致微架構的不同。CPU的緩存大于GPU，但在線程數，寄存器數和SIMD（單指令多數據流）方面GPU遠強于CPU。

微架構的不同最終導致CPU中大部分的晶體管用于構建控制電路和緩存，只有少部分的晶體管完成實際的運算工作，功能模塊很多，擅長分支預測等復雜操作。GPU的流處理器和顯存控制器占據了絕大部分晶體管，而控制器相對簡單，擅長對大量數據進行簡單操作，擁有遠勝于CPU的強大浮點計算能力。

CPU和GPU的不同的通俗解釋：

GPU的工作大部分就是這樣，計算量大，但沒什么技術含量，而且要重復很多很多次。就像你有個工作需要算幾億次一百以內加減乘除一樣，最好的辦法就是雇上幾十個小學生一起算，一人算一部分，反正這些計算也沒什么技術含量，純粹體力活而已。而CPU就像老教授，積分微分都會算，就是工資高，一個老教授能頂二十個小學生，你要是富士康你雇哪個？

GPU就是這樣，用很多簡單的計算單元去完成大量的計算任務，純粹的人海戰(zhàn)術。這種策略基于一個前提，就是小學生A和小學生B的工作沒有什么依賴性，是互相獨立的。很多涉及到大量計算的問題基本都有這種特性，比如你說的破解密碼，挖礦和很多圖形學的計算。這些計算可以分解為多個相同的簡單小任務，每個任務就可以分給一個小學生去做。但還有一些任務涉及到“流”的問題。比如你去相親，雙方看著順眼才能繼續(xù)發(fā)展?？偛荒苣氵@邊還沒見面呢，那邊找人把證都給領了。這種比較復雜的問題都是CPU來做的。

總而言之，CPU和GPU因為最初用來處理的任務就不同，所以設計上有不小的區(qū)別。而某些任務和GPU最初用來解決的問題比較相似，所以用GPU來算了。GPU的運算速度取決于雇了多少小學生，CPU的運算速度取決于請了多么厲害的教授。教授處理復雜任務的能力是碾壓小學生的，但是對于沒那么復雜的任務，還是頂不住人多。當然現在的GPU也能做一些稍微復雜的工作了，相當于升級成初中生高中生的水平。但還需要CPU來把數據喂到嘴邊才能開始干活，究竟還是靠CPU來管的。

后摩爾時代，隨著GPU的可編程性不斷增強，GPU的應用能力已經遠遠超出了圖形渲染，部份GPU被用于圖形渲染以外領域的計算成為GPGPU。與此同時，CPU為了追求通用性，只有少部分晶體管被用于完成運算，而大部分晶體管被用于構建控制電路和高速緩存。但是由于GPU對CPU的依附性以及GPU相較CPU更高的開發(fā)難度，所以GPU不可能完全取代CPU。我們認為未來計算架構將是GPU+CPU的異構運算體系。

在GPU+CPU的異構運算中，GPU和CPU之間可以無縫地共享數據，而無需內存拷貝和緩存刷新，因為任務以極低的開銷被調度到合適的處理器上。CPU憑借多個專為串行處理而優(yōu)化的核心運行程序的串行部份，而GPU使用數以千計的小核心運行程序的并行部分，充分發(fā)揮協同效應和比較優(yōu)勢。

異構運算除了需要相關的CPU和GPU等硬件支持，還需要能將它們有效組織的軟件編程。OpenCL是（OpenComputing Language）的簡稱，它是第一個為異構系統的通用并行編程而產生的統一的、免費的標準。OpenCL支持由多核的CPU、GPU、Cell架構以及信號處理器(DSP)等其他并行設備組成的異構系統。

什么類型的程序適合在GPU上運行？

 （1）計算密集型的程序。所謂計算密集型(Compute-intensive)的程序，就是其大部分運行時間花在了寄存器運算上，寄存器的速度和處理器的速度相當，從寄存器讀寫數據幾乎沒有延時。可以做一下對比，讀內存的延遲大概是幾百個時鐘周期；讀硬盤的速度就不說了，即便是SSD, 也實在是太慢了。

（2）易于并行的程序。GPU其實是一種SIMD(Single Instruction Multiple Data)架構， 他有成百上千個核，每一個核在同一時間最好能做同樣的事情。

  滿足以上兩點，就可以用GPU做運算了。不過你還得先用CUDA或者Open CL 把能在GPU上運行的程序寫出來， 這也是很麻煩的，寫一下就知道了。而且GPU的架構比較特殊，要想寫出高效率的程序，要花很多很多時間。所以說寫GPU程序是一件很蛋疼的事情。

座艙的域控制器GPU算力的需求：

前面聊了GPU對于3D圖像處理。一些簡單的圖像算法都需要涉及GPU，而智能座艙域控制器主要是輸出給液晶儀表和中控導航，所以首先圖像處理部分肯定是必不可少的，這個就跟圖像顯示需要做到的效果有關了，如果僅僅是普通的2.5D的效果，這個時候對于GPU的算力就不高，如果是3D的高級的圖像效果，這個時候就需要GPU的算力比較大，基本上200 GFLOPS以上就能滿足3個屏以上的圖像效果了。

如果還需要GPU進行相關的圖像算法處理，這個時候GPU的能力至少需要500G GFLOPS以上。

智能座艙的域控制綜合考慮因素

這個是目前主流的NXP、R-Car、高通、Intel等幾個廠家的主流芯片方案，可以看到NXP支持最大的4個顯示屏顯示，其他的芯片方案都只支持3個顯示屏，還有一個就是GPU硬件虛擬化，這部分就是硬件上的隔離，基本上很少有芯片廠家能做到硬件隔離，這個隔離后非常有好處，防止某個部分死機后導致整體的GPU會掛掉，而且GPU需要單獨的存儲去分配，這樣也會導致外掛的存儲芯片會多一些，畢竟涉及功能安全，這樣也是一個冗余措施保護。

想想如果處理不壓縮的圖像數據，我們來看看4K的圖像數據有多少，3840*2160*24bit*60fps=11943936000bits= 1.39GB/s ，處理一個4K的圖像數據就需要這多大的數據量，而且允許占的內存帶寬還會更大。

可以看到CPU的算力至少都是26K DMIPS，最大的算力芯片就是高通芯片，DDR的帶寬這部分要求也不是那么高，25.6G的帶寬完全能夠滿足座艙的需求。

在選擇芯片平臺的時候，還需要考慮以下因素

1、車載市場占有率 這個占有率越高，整體后面的成本才具有優(yōu)勢，同時采購周期或者調貨的時候也比較方便，當然大家都用，就需要考慮到后面的技術支持的力度，從目前來看高通芯片的占有率非常高，其次是NXP和瑞薩。

2、還需要考慮芯片架構的合理性，特別是很多芯片公司都是手機處理器的架構，手機處理器架構、很多硬件接口資源需要使用Bridge IC轉換、推高了整體成本，有的只有RGB接口，而一般車載顯示屏都是LVDS接口，需要增加視頻轉換芯片，高通芯片比較好的地方是融合了基帶信號，這個可以節(jié)省很大比射頻芯片的成本，只需要外圍增加射頻天線即可。

3、產品路標和技術支持也是需要考慮的一個維度，比如瑞薩在國內的技術支持力度就不大，中國區(qū)沒有足夠的技術支持能力、需要通過聯絡日本本社提供技術支持面對國內車廠和T1、在項目中的問題反饋和對應速度偏慢。而且需要看該產品路線后續(xù)的芯片規(guī)劃，有的可能規(guī)劃了這兩代后，后面基本上就放棄了智能座艙的芯片了，比如TI芯片。

10、主流座艙芯片的高通的發(fā)展路線

高通芯片的市占率

 

根據Strategy Analytics數據，2015年瑞薩、恩智浦合計占據整個車機芯片市場份額的六成以上，其中瑞薩在駕駛艙、儀表份額達到47%、44%；

 

車用MCU/SOC市場規(guī)模約為60-70億美元，2016年之前高通市占率為1%以下；2019、2020財年高通來自汽車業(yè)務收入（包含通信、座艙芯片）收入分別為6.4、6.44億美金。

 

公司預期汽車芯片在2022年的TAM為180億美元，對應三年CAGR為 12%。

推算2020年TAM約為140億美元，公司收入6.44億美元，市占率約4.6%。

高通座艙芯片滲透率不斷走高。其中2020年是高通座艙出貨大年，核心出貨量比較大的車型包括奧迪改款A4L、本田雅閣十代等，并且大部分新能源車型都選擇高通820A作為座艙芯片。

高通芯片roadmap

從性能參數可以看到最強的8195P，現在最前沿馬上量產的是8155，吉利的極克01就是這個芯片，當然小鵬的P5也是這個芯片，都還沒有量產，比8155低一個檔位的是820A芯片，前面有可以看到有接近20款車型使用這個座艙芯片，當然也有低端的座艙芯片，比如帶動一個中控導航和副駕駛娛樂屏的需求，這個時候就可以使用6155P的芯片。

11、自主平臺的芯片發(fā)展

自主平臺在座艙里面發(fā)力比較多的是芯馳，地平線和黑芝麻主要是做自動駕駛的芯片，比如地平線的征程5已經在很多車上做自動駕駛平臺方案了。

全志的T7也有在東南汽車、北京現代、長安汽車上使用，但是做座艙芯片還是很吃力，基本上只能做中控導航的驅動。目前看到的自主座艙芯片平臺比較有潛力的是芯馳。

可以看到越來越多的芯片公司選擇來做智能座艙的芯片，NXPTI瑞薩傳統三杰，高通，intel、芯馳、全志等廠家也進入來做座艙芯片，單芯片多系統為代表的“域控制器”，已經成為智能汽車的必選項目之一。

12、傳統多芯片架構

原來的座艙里面的控制器基本上是分開的，導航主機是一家，液晶儀表是一家，同時還有一個AVM全景一家，還有TBOX等，這里線束連接就非常復雜，而且不同供應商直接的協調調試也非常復雜。

上圖是IMX6 的多芯片方案，液晶儀表、中控導航、后排娛樂都使用了IMX6最小系統，這樣上圖黃色框里面的內容就資源重復了，但是如果只用一顆IMX6又不能帶動三個顯示屏，所以利用率不高。

單SOC智能座艙系統框架

上圖是RCAR-H3的單SOC智能座艙的方案，可以看到這部分最小核心系統的器件只需要一份，就可以驅動中控導航、液晶儀表、后排娛樂顯示屏、還有副駕駛娛樂屏，多個顯示屏的不同內容。

單SOC 的方案的優(yōu)點非常多                                                                            

車身:設備單一，布線方便，成本低，可靠性好。

系統硬件資源：

Hypervisor 技術系統硬件資源最大化利用， DDR/EMMC/PMIC/MCU/CAN單套系統配置即可滿足產品需求

產品開發(fā)：

獨家設備供應商，獨立設備開發(fā)，獨立樣件制作，無須定制復雜協議，多個設備無須聯調，開發(fā)進度容易把控，開發(fā)成本可控。

信息安全：

獨家供應商，設備間通訊在芯片內部完成，信息安全得到有效保護。

整套成本：

硬件資源利用率高，獨家供應商，生產，包裝，運輸可控整套成本可控。

體驗：

設備單一，整套設備方案受限因素小，多屏娛樂互動性好，體驗佳

13、域控制器設計方案-RCAR-H3

1、方案概述

新推出的R-Car H3具備比前一代R-Car H2更強大的汽車計算性能，可充分滿足系統制造商對汽車處理平臺的要求。為了提供準確、實時的信息處理能力，R-Car H3基于ARM® Cortex®-A57/A53核構建，采用ARM的最新64位CPU核架構，實現了40000 DMIPS（Dhrystone百萬指令/每秒（注1））的處理性能。

此外，R-Car H3采用PowerVR™ GX6650作為3D圖形引擎，可為駕駛員提供及時可靠的信息顯示。基于ImaginaTIon Technologies提供的最新架構，R-Car H3的著色計算（注2）性能約是R-Car H2的三倍。

除了CPU和GPU以外，片上并行可編程引擎IMP-X5也提供了先進的圖像識別技術。IMP-X5是瑞薩電子獨有的識別引擎，專門為與CPU配合處理而進行了優(yōu)化。它的識別性能是第二代R-Car系列內置的IMP-X4的四倍。

R-Car H3是業(yè)界首款采用16納米工藝的汽車SoC，具有卓越的處理能力，符合ISO26262 （ASIL-B）汽車功能安全標準，是先進安全駕駛輔助系統和車載信息娛樂系統等應用的優(yōu)秀汽車計算平臺。

R-Car H3 R8A77951（SoC）關鍵參數：

CPU core：Cortex-A57 Quad@1.5Ghz+Cortex-A53 Quad@1.2Ghz +Cortex-R7@800Mhz

DDR：LPDDR4/DDR3/DDR3L SDRAM Up to 1600 MHz,32bits x4ch  Up to  8GB

GPU：IMG PowerVR Series6XT GX6650 Max 600Mhz

Video input：MIPI-CSI2 3ch(4lane x 2channels, 2lane x 1channel)+ ITU-R BT.601/656 /RGB888 24 bit 2ch

Video output：4 display controllable(HDMI 2ch+LVDS 1ch+RGB888 1ch

Video Codec：H.262/H.263/H.264/H.265/Real Video8/9/10/VP8/VC-1SP/MP/AP/MPEG-4ASP

Storage ：USB 3.0 Host 1ports /USB 2.0 Host/OTG 4ports/SD x2ch/SATA 1ch/

OthersI2Cx7ch/PWMx7ch/Audio-DMACx32ch/QSPIx2ch/SCIF 1ch/Ethernet /DRIFx4ch/INTC/CPG

芯片制程    16nm

R-CAR H3系統框圖

基于1顆SOC，搭載QNX Hypervisor 2.0 運行QNX SDP 7.0+RTOS +Android P Automotive 

CPU及外部硬件資源通過QNX Hypervisor虛擬化共享。

Android P實現IVI+HMI+RSE三屏，QNX SDP 7.0+Kanzi 實現儀表。

RCAR-H3 QNX 共享CPU

半虛擬化是通過事先經過修改的用戶操作系統內核共享底層物理硬件來實現的。

優(yōu)點：是半虛擬化的虛擬機操作系統內核能夠直接管理底層物理硬件，實時性好，性能比全虛擬化技術更強。

缺點：是用戶操作系統內核需要事先進行修改，部署的便利性和靈活性不夠好。

全虛擬化是通過用戶操作系統和物理層的虛擬化邏輯層hypervisor來完全模擬底層物理硬件細節(jié)。

優(yōu)點：是用戶的操作系統內核不需要做特殊配置，部署便利，靈活，兼容性好。

缺點：是用戶操作系統的內核不能夠直接管理底層物理硬件，內核通過hypervisor系統管理模塊管理底層物理硬件需要有轉換，性能比半虛擬化弱。實時性不好。

RCAR-H3是使用全虛擬化的設計，共享內存，零拷貝，速度非?？臁?/p>

14、域控制器設計方案-高通SA8155P

方案概述

系統框圖概要：

系統主要器件List：

系統主SOC選型說明：

系統軟件架構：

座艙系統包含三部分，具體如下：

MCU運行AUTOSAR系統，用于CAN/LIN喚醒/通訊/電源管理等

SoC運行QNX Hypervisor，包含兩個操作系統，其中QNX運行對實時性和安全性要求高的功能，比如儀表/HUD

Android系統運行娛樂域相關的功能，比如導航/音樂等應用

QNX 虛擬化方案支持：

運行Guest OS系統，可以在虛擬機上運行Android系統

QNX系統達到ASIL-D等級，同時具備高實時性，可以運行儀表/HUD等功能

GPU以及CPU的資源可以共享，可以通過配置優(yōu)先級確保QNX系統的資源

支持Qualcomm平臺/Renesas平臺/Intel以及其他座艙域控硬件平臺

 

QNX和Android之間的進程間通訊包含兩部分

系統間的控制命令/數據通訊（不包含音頻視頻）可以通過SomeIP協議來實現

系統間的大數據量數據通訊（比如圖像/音頻）可以通過共享內存的方式實現數據通訊

安卓端框架介紹

應用層：運行自研應用及第三方應用

Framework層：支持上層android應用運行的框架，比如音頻/媒體類/連接類等框架

安卓服務層：支持應用運行的功能，以android服務的形式運行

硬件抽象層：對上提供統一的接口，屏蔽底層驅動的不同，對下適配底層驅動

 

QNX軟件主要分為如下幾層：

應用層：主要運行儀表速度/轉速/報警燈/快速RVC/動畫等上層應用

架構層：主要運行圖形處理/音頻處理/網絡管理/進程間通訊框架

服務層：主要運行進程間通訊，虛擬IO口的訪問/音頻服務/屏幕管理的邏輯

驅動層：負責屏幕串行解串/USB/攝像頭等驅動調試

 

軟件升級相關

支持A/B分區(qū)升級，在升級主機過程中不影響用戶使用

支持集成車廠的FOTA方案，目前FOTA方案的集成一般包含兩部分

升級客戶端：與升級服務器交互，下載升級包，與后臺的升級服務器同步主機版本信息。

升級代理：負責升級主機和MCU軟件；可以通過DOIP協議發(fā)起刷新其他模塊

 

支持對屏幕的升級

升級模塊支持車廠的PKI策略集成，可以支持證書的生成和校驗

視頻輸入相關

Camera 框架使用AIS框架，圖像數據的采集在QNX端完成

Android端可以通過AIS框架獲取到Camera圖像數據，界面的處理需要靠圖層疊加來完成

Camera的接口是CSI接口，每個CSI接口可以支持4個攝像頭接入。不同高通平臺的CSI接口數目不同

 

視頻輸出相關

屏幕的輸出使用WFD框架

屏幕的輸出接口控制在QNX端。Android端使用代理與QNX端通訊

屏幕的輸出接口有DP和DSI兩種，具體的接口數目不同的項目不一樣

 

15、域控制器設計方案-NXP iMX8QM

NXP座艙芯片的roadmap

在新一代的iMX8QM和iMX8QXPBSP中，它實現了硬件分區(qū)以劃分資源和內存區(qū)域。默認的Android Auto BSP給出了M4和A內核之間共享內存的示例，這被用于RPMSG。

2.在L4.14.78 GA1.0.0 BSP中，MU_5用于M4的FreeRTOS和A35 Linux之間的RPMSG，SC_R_MU_5B是M4端，而SC_R_MU_5A是A35端。用于A35與M4之間的相互喚醒。

QNX基于A35運行；

QNX本身自有的圖形監(jiān)視子系統用于保證正常圖形繪制的安全性以及可靠性；

借助QNX的微內核系統和分布式系統，可以動態(tài)加載和升級指定的驅動、應用、協議棧等，當有一個CPU失效時，剩余的CPU可以同時承擔冗余工作和平衡負載的能力；

同時界面工具QT（或者KANZI）有完整的安全渲染機制（Qt Safe Renderer version 1.1.），通過工具所提供的安全渲染引擎（Safe Renderer Engin），能夠對安全要求最高圖層進行渲染（警告圖標等等）；

上述A35核本身借助符合ISO26262-ASIL-B的QNX+QT的工具集來保證系統和功能的安全性和穩(wěn)定性

借助QNX的POSIX –API接口，與M4核進行通訊（SCU+PRC）

M核基于RTOS，M核端運行Watch dog；

實現由M核對A核的服務與消息機制的監(jiān)管；

當A核出現徹底的失效或者需要軟件重啟的時候，提示相關的Warning等相關信息； 

建議：

QNX符合ASIL-B的顯示子系統安全機制；

HMI圖形工具QT的安全渲染機制，保證失效機制下的最高等級圖層顯示（FB0）。M4核是冗余設計出來的。

The QNX CAR platform boots in several stages, as illustrated in the following diagram:

QNX的安全啟動流程參考如下：引用QNX Boot_Optimization_Guide

NXP的imx8芯片是基于硬件虛擬化設計實現，具有以下功能：

雙系統獨立啟動，雙系統為LINUX+ANDROID

崩潰檢測

硬件資源劃分

共享內存

使用NXP硬隔離方案，在兩個Domain之間通過MU和Share Memory的方式進行信息通訊和數據共享

—END—