名稱：pwm電機控制器Verilog代碼Quartus仿真

軟件：Quartus

語言：Verilog

代碼功能：向給他輸入一個01信號，輸出一個讓直流電機轉動的仿真波形（占空比為80%）；給他輸入一個10，輸出一個讓伺服電機停止轉動的波形。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

演示視頻：

設計文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. 仿真圖

部分代碼展示:

//輸入一個01信號，輸出一個讓直流電機轉動的仿真波形（占空比為80%）；
//輸入一個10，輸出一個讓直流電機停止轉動的波形
module?motor_pwm(
input?clk,//時鐘
input?rst_n,//復位
input?[1:0]?ctrl,//電機控制信號
output?ENA,//電機使能
output?IN1,//電機控制波形
output?IN2?//電機控制波形
);
reg?[7:0]?count;
always@(posedge?clk?or?negedge?rst_n)
if(~rst_n)
count<=8'd0;//復位
else?if(ctrl==2'b10)////輸入一個10，輸出一個讓直流電機停止轉動的波形
count<=8'd0;
else?if(ctrl==2'b01)//輸入一個01信號，輸出一個讓直流電機轉動的仿真波形
if(count>=8'd99)
count<=8'd0;//計數(shù)0~99
else
count<=count+8'd1;//計數(shù)
else
count<=8'd0;

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=491